MFA 参考设计电路中如何采用独立时钟...
 
Notifications
Clear all

MFA 参考设计电路中如何采用独立时钟源输入  

 
hc
 hc
(@hc)
Member Admin

在 MFA 参考设计原理图中, 时钟部分如下图所示:

MFA 参考设计中的时钟是通过可编程锁相环设计 PL611-01 产生, 其中固定输出的 24MHz 提供给 U8, AUDIO 时钟则通过 MCLK FSEL 来选择输出是 24.576MHz (FSEL 高电平) 还是 22.5792MHz (FSEL 低电平), 如果不想用 PL611-01, 想独立提供每个时钟应如何修改呢?

[offtopic]

只要保证有三个时钟源输入就可以, 24MHz 提供给 U8, 两个音频时钟 24.576MHz 跟 22.5792MHz 通过开关电路来进行切换就可以, 下图的开关电路可供参考:

[/offtopic]

Quote
Posted : 29/09/2017 4:12 pm